

【研究背景】 理想的な有機デバイス構築のためには、有機/基板界面の電子準位接合の系統的理解が必要不可欠である。有機/基板界面の電子準位接合を記述するにあたって最も簡単なモデルは基板側と有機層側の真空準位を一致させる“Vacuum-Level Alignment”モデルであり、基板の仕事関数(ϕ_{sub})と有機層側のイオン化ポテンシャル(IP)からキャリアの注入障壁を考えることができる。しかしながら、界面においては種々の原因により界面電気二重層(ID)が形成され、そのIDが界面の電子構造の解釈を非常に複雑なものにしている[1]。この有機/基板界面はだまかに二つの吸着系に分類できる[1]。一つは化学吸着系であり、この系におけるIDの起源は(i)強い化学的相互作用と(ii)電子移動(ID_{ET})である。もう一方は物理吸着系であり、この系におけるIDの起源は(I)基板表面の電子雲のしみ出しを有機分子が押し戻すpush-back効果(ID_{PB})と(II)電子移動(ID_{ET})である。 ϕ_{sub} に依存したキャリアの注入障壁に関する議論を行うためには、 ID_{PB} の影響を排除する必要がある。化学吸着系に関して Koch らは、ポリマー基板を用いることで ID_{PB} の影響を排除することに成功し、種々の仕事関数が異なるポリマー基板上的ペンタセン(Pn)薄膜のホール注入障壁(Δ_{h})が基板のFermi準位にピン止めされ、 ϕ_{sub} に依存しない事を報告している[2]。そしてこのピン止めは強い化学的相互作用によって支配されているとも報告されている。これに対して物理吸着系における電子準位接合に関しては、Vacuum-Level Alignment モデルの適用性が確認されたポリマーの系を除き、未だ系統的な理解には至っていない[3]。

本研究では ϕ_{sub} に依存したPn薄膜の電子準位接合に関する研究を、種々の仕事関数が異なる極めて不活性な基板を作製し紫外光電子分光法(UPS)により行った。選択した基板はグラファイト(HOPG)基板上に各種極性フタロンアニン(Pc)単分子層を作製するというもので、極性Pcの種類を変えることでPc/HOPG基板の仕事関数をコントロールすることが可能である[4, 5]。Pc/HOPG基板上のPn薄膜は結晶成長することがわかっており[6]、また ID_{PB} の影響もなく[4]、極めて規定された系の実験が可能である。仕事関数が異なる種々のPc/HOPG基板上のPn薄膜の Δ_{h} を調べた結果、基板の仕事関数よりもPnのIPが大きい接合では真空準位が一致し、 Δ_{h} は ϕ_{sub} に依存することを見出した。一方、 ϕ_{sub} よりもPnのIPが小さい接合ではPnの Δ_{h} は0.1 eVにピン止めされ、PnからHOPG基板への電子移動によると考えられるIDが観測された。

【実験】 本研究ではHOPG基板上に種々の極性Pc単分子層を作製することにより、Pc/HOPG基板の仕事関数をコントロールした。HOPG基板は吸着分子との相互作用が非常に小さく、極性Pc配向膜を作製することでPcが持つ分子内双極子の大きさを反映した極めて規定された二次元双極子層の作製が可能である[5]。今回用いたPc/HOPG基板は、ClAlPc/HOPG($\phi_{\text{sub}} = 4.92$ eV)、OVPC/HOPG($\phi_{\text{sub}} = 4.77$ eV)、PbPc/HOPG($\phi_{\text{sub}} = 4.27$ eV)である。その他にも仕事関数が小さい基板として有機洗浄のみを行ったITO基板($\phi_{\text{sub}} = 4.25$ eV)も用いた。さらに本研究では以前行った基板の仕事関数が異なる系(Pn/CuPc/HOPG[6]、Pn/SiO₂[6]、Pn/HOPG[7])の測定結果も含めた解析を行っている。各系の基板の仕事関数は次ページ表Iにまとめた。

薄膜試料は真空蒸着法により、蒸着速度 ~ 0.05 nm/min.(10^{-7} Pa 台のUHV下)で作製した。詳細は省略するが、各基板上でPnが分子軸を基板に立てて結晶成長していることはUPSスペクトルから確認した[6]。実際に測定により見積もられた各系のPnのIPは4.71 ~ 4.75 eVであり、結晶膜のIPと良い一致を示した(表I)[6]。Pnの蒸着量1~1.6 nmは結晶膜において単分子層および単分子層よりわずかに少ない程度の蒸着量である。なお、UPS測定は全て室温で行った。

【結果】 図1に各基板上にPn薄膜を作製し、UPS測定を行った結果のうちいくつかピックアップしたものを示す。図1-(A)には二次電子領域の cutoff 位置を、(B)にはHOMO領域のUPSスペクトルを示す。図1-(A)の(a)~(d)はそれぞれPn蒸着後の cutoff の位置である。横軸は基板の Fermi 準位(E_F^{sub})を基準とした束縛エネルギー(E_B)である。ここで図1に示す以外の系も含む全ての系において観測された真空準位シフト(ΔV_L)、HOMOの立ち上がり位置と E_F^{sub} のエネルギー差から見積もられた Δ_h および見積もられたPnのIPを表Iにまとめた。まず図1-(A)および表Iに注目すると、PnのIPよりも ϕ_{sub} が小さい系[図1-(a)~(c)]でのPn蒸着による ΔV_L は極めて小さい。これに対してPnのIPよりも ϕ_{sub} が大きい系[図1-(d)]ではPn蒸着による顕著な ΔV_L が観測された。次に図1-(B)に注目すると Δ_h は ϕ_{sub} に依存しているのが確認できる。もし図1-(d)の系でVacuum-Level Alignmentモデルが適応できるなら、PnのHOMOの立ち上がり位置は E_F^{sub} をよぎって観測されるはずである。しかしながら、観測された Δ_h は ~ 0.1 eVであり、先述の通りこの系では ΔV_L が観測された。この ΔV_L はCIAIPc双極子層によって形成されている表面ポテンシャルの一部を打ち消すようなIDが形成されていることを示唆している。このIDはPn薄膜からHOPG基板への電子移動(ID_{ET})により形成されたものであると考えられる。このメカニズムについては、実測の ΔV_L から見積もられた電荷の移動量に関する議論も含め詳細は当日報告する。

表Iに示す実験結果(Δ_h , ΔV_L)を基板の仕事関数に対してプロットし、それぞれについてスロープパラメータ($S = d\Delta_h/d\phi_{\text{sub}}$, $k = d\Delta V_L/d\phi_{\text{sub}}$)を求めた結果を図2に示す[2, 3]。 $\phi_{\text{sub}} < \text{Pn}$ 薄膜のIPの系では $S = 1$ および $k = 0$ 、つまりVacuum-Level Alignmentモデルが適用できる。一方、 $\phi_{\text{sub}} > \text{Pn}$ 薄膜のIPの系では、 Δ_h は E_F^{sub} にピン止めされ($S = 0$)、有機層側から基板への電子移動によると考えられるIDが形成されている($k = 1$)。最近の有機/基板界面の電子準位接合に関する議論では、有機分子の吸着により界面準位が誘起され、その界面準位により電子準位接合が決まるというモデルが提唱され始めた[8]。しかしながら本実験結果より分子-基板間の相互作用が非常に弱い物理吸着系ではこのモデルが適応できず、電子準位接合は有機層側のIPと ϕ_{sub} のみに支配されており、単純なモデルでキャリアの注入障壁に関する議論を行うことができる可能性を見出した。

【参考文献】

- [1] H. Ishii, *et al.*, *Adv. Mater.* **11**, 605 (1999)
- [2] N. Koch *et al.*, *Adv. Mater.* **17**, 330 (2005).
- [3] C. Tengstedt *et al.*, *Appl. Phys. Lett.* **88**, 053502 (2006).
- [4] S. Kera *et al.*, *Phys. Rev. B* **70**, 085304 (2004).
- [5] H. Fukagawa *et al.*, *Phys. Rev. B* **73**, 041302(R) (2006).
- [6] H. Fukagawa *et al.*, *Phys. Rev. B* **73** 245310 (2006).
- [7] H. Yamane *et al.*, *IPAP Conf. Series* **6**, 19 (2005).
- [8] H. Vázquez *et al.*, *Phys. Rev. B* **71**, 041306(R) (2005).

表I: 本研究によって得られたUPS測定結果のまとめ
 基板の仕事関数: ϕ_{sub} , ホールの注入障壁: Δ_h ,
 ペンタセン薄膜のイオン化ポテンシャル: IP,
 ペンタセン蒸着による真空準位シフト: ΔV_L

| substrate | ϕ_{sub} [eV] | Δ_h [eV] | IP [eV] | ΔV_L [eV] |
|------------------------------------|--------------------------|-----------------|----------------|-------------------|
| | | (± 0.02) | (± 0.02) | |
| ITO [図1-(a)] | 4.25 | 0.50 | 4.74 | 0.01 |
| PbPc/HOPG | 4.27 | 0.48 | 4.74 | 0.01 |
| SiO ₂ [図1-(b)] (Ref. 6) | 4.32 | 0.43 | 4.72 | 0.03 |
| HOPG (Ref. 7) | 4.47 | 0.28 | 4.74 | 0.01 |
| CuPc/HOPG [図1-(c)] (Ref. 6) | 4.51 | 0.27 | 4.75 | 0.02 |
| OVPc/HOPG | 4.77 | ~ 0.1 | 4.71 | 0.16 |
| CIAIPc/HOPG [図1-(d)] | 4.92 | ~ 0.1 | 4.73 | 0.29 |




図1: 各基板上におけるペンタセン薄膜のUPS測定結果
 (A): 二次電子のcutoff位置 (基板・ペンタセン蒸着後),
 (B): HOMO領域のUPSスペクトル
 結果はそれぞれ、(a): ITO, (b): SiO₂, (c): CuPc/HOPG,
 (d): CIAIPc/HOPG 基板上の系




図2: 基板の仕事関数に依存したホールの注入障壁 Δ_h (上)・真空準位シフト ΔV_L (下)スローパラメータ(S と k)も図中に示す